مواد و طراحی

انتخاب زیرلایه و ترکیب پوشش همسان کلید جلوگیری از خرابی زودرس اجزا، کاهش آلودگی ذرات و به حداکثر رساندن بازده ویفر است. ما راه‌حل‌های طراحی ساختاری و مواد متناسب با پنجره فرآیند خاص مشتری (دمای عملیات، شیمی گاز واکنشی، نرخ‌های شیب‌دار) ارائه می‌کنیم.

قابلیت های اصلی طراحی ما:

تطابق شدید استرس CTE:برای چرخه حرارتی سریع (بیش از 100 درجه سانتیگراد در دقیقه)، ما دقیقاً منحنی های دمای CTE زیرلایه های گرافیتی با خلوص بالا و پوشش های CVD را مطابقت می دهیم، که اساساً خطر لایه برداری پوشش و ترک خوردگی ریز را کاهش می دهیم.
انتخاب پوشش خاص فرآیند سناریو:پوشش CVD SiC برای اپیتاکسی Si/SiC (Epi)، MOCVD، و محیط های اچ پلاسما. پوشش CVD TaC برای شرایط با دمای بالاتر و به شدت خورنده (به عنوان مثال، رشد PVT تک کریستالی SiC).
بهینه سازی مقاومت قابل کنترل و هدایت حرارتی:کنترل دقیق مقاومت توده ای و هدایت حرارتی زیرلایه و پوشش برای برآوردن نیازهای الکتریکی و میدان حرارتی خاص RF، چاک های الکترواستاتیک ESC، یا مناطق گرمایشی.
کنترل منبع آلودگی و کاهش COO:لایه‌های رسوب CVD با خلوص بالا، گرافیت متخلخل را به‌طور متراکم می‌بندند و به طور قابل‌توجهی ریزش ذرات، انتشار ناخالصی فلزات فوق‌العاده و خطر خروج گاز در دمای بالا را کاهش می‌دهند.

مقایسه انتخاب پوشش معمولی (راهنمای در یک نگاه)

پوشش	دستورالعمل های کاربردی معمولی	مزایای اصلی
سی وی دی سی سی	اپیتاکسی Si/SiC (Epi)، MOCVD، حکاکی جزئی پلاسما	خلوص بالا، پایداری حرارتی خوب، مقاومت در برابر خوردگی شیمیایی، هزینه کلی بالا
CVD TaC	رشد تک کریستالی SiC با دمای بالا (PVT)، اجزای باربر با دمای بالا	درجه حرارت بالاتر (> 1600 درجه سانتیگراد)، مقاومت در برابر خوردگی قوی، مقاومت عالی در برابر اکسیداسیون

مزایای مورد واقعی و مشتری (تجربه):

تولید کننده پیشرو SiC epitaxy (Epi):جزء اصلی از یک پوشش ناهماهنگ CVD TaC استفاده می‌کرد که منجر به استرس سطحی بیش از حد و ریز ترک‌های مکرر در دمای بالا می‌شد. شبیه‌سازی‌های ترمودینامیکی را دوباره اجرا کردیم و به a تغییر دادیمزیرلایه گرافیت با خلوص بالا با CTE + لایه بافر + پوشش سی وی دی سی سیراه حل نتیجه: میانگین طول عمر قطعه از 200 ساعت به 850 ساعت افزایش یافت. فرکانس جایگزینی سالانه در هر ابزار از 40 به 9 برابر کاهش یافته است. صرفه جویی در هزینه O&M تجهیزات جامع از 650000 RMB در سال فراتر رفت.

GDMS purity analysis report for TaC coating

GDMS purity analysis report for SiC coating

گزارش تجزیه و تحلیل خلوص GDMS برای پوشش‌های TaC و SiC

سوالات متداول

1. س: چگونه باید بین پوشش CVD SiC و پوشش CVD TaC انتخاب کنم؟

▼

الف:به دمای فرآیند و شدت خوردگی فاز گاز خود نگاه کنید. اگر دمای فرآیند زیر 1000 درجه سانتیگراد است و عمدتاً شامل اچ مبتنی بر Cl2/F2 یا اپیتاکسی معمولی است، انتخاب کنیدسی وی دی سی سیبرای بهترین عملکرد هزینه؛ اگر دمای فرآیند بیش از 1200 درجه سانتیگراد باشد و دارای اتمسفرهای به شدت خورنده باشد (به عنوان مثال رشد تک کریستالی SiC PVT)، توصیه می کنیمCVD TaCکه مقاومت بالایی در برابر دما و خوردگی دارد. ما می توانیم یک گزارش توصیه انتخاب رایگان بر اساس پارامترهای فرآیند خاص شما ارائه دهیم.

2. س: آیا از نمونه سازی تک تکه / دسته کوچک پشتیبانی می کنید؟ زمان تحویل چقدر است؟

▼

الف:بله! برای نمونه های اولیه مهندسی معکوس،MOQ 1 قطعه است. برای قطعات ساده معمولی، از دریافت نمونه تا تحویل قطعه نقشه‌برداری شده، سریع‌ترین زمان تحویل تقریباً است.10-15 روز کاری; برای قطعاتی که شامل فرآیندهای پوشش پیچیده هستند، تقریباً است20-25 روز کاری. برای ارزیابی سریع با مهندسان ما تماس بگیرید.

3. س: چه چیزی باعث لایه لایه شدن پوشش CVD روی قطعات گرافیتی در حین استفاده می شود؟ میشه حلش کرد؟

▼

الف:90٪ موارد لایه لایه شدن به دلیل عدم تطابق بین ضریب انبساط حرارتی (CTE) بستر گرافیت و پوشش ایجاد می شود که منجر به لایه برداری خستگی تحت گرما/سرد شدن سریع می شود. راه حل ما: ابتدا منحنی CTE قطعه اصلی خود را دقیقا اندازه گیری کنید، سپس چگالی بستر و گرادیان دمای رسوب را به طور ویژه تنظیم کنید تا دو CTE بسیار مطابقت داشته باشند. استحکام باند را می توان به بیش از1.5 بارسطح متعارف صنعت

4. س: آیا می توانید یک CoA (گواهی تجزیه و تحلیل) برای محصولات ارائه دهید؟ شامل چه داده هایی می شود؟

▼

الف:هر محصول ارسال شده دارای استاندارد استشماره سریال منحصر به فرد + گزارش کامل CoA. این گزارش شامل: داده‌های بازرسی CMM بعد بحرانی، نقشه توزیع ضخامت پوشش چند نقطه‌ای، مقادیر زبری سطح (Ra) و نتایج تجزیه و تحلیل خلوص مواد (GDMS) است.